Como Intel e AMD querem fazer chips x86 lidarem com tarefas de IA (imagem: divulgação/Intel)
Resumo
Intel e AMD estão desenvolvendo o padrão AI Compute Extensions (ACE) para permitir que processadores x86 lidem com tarefas de IA de forma mais eficiente;
ACE combina registradores AVX10 existentes com registradores de bloco bidimensional, permitindo que matrizes 16×16 sejam processadas de uma só vez, o que pode aumentar a eficiência em até 16 vezes;
processadores com ACE devem ser lançados a partir de 2028, oferecendo maior desempenho em aplicações de IA, mas não são esperados para superar GPUs ou NPUs em eficiência.
Quando o assunto é execução local de tarefas de IA, pensamos em GPUs ou em NPUs fazendo esse trabalho. Mas a Intel e a AMD acreditam que processadores x86 podem lidar com isso em alguma medida. É por isso que ambas estão trabalhando na criação de um padrão para esse fim: o AI Compute Extensions (ACE), que pode ser traduzido como Extensões de Computação de IA.
Esses esforços não são recentes, mas ganharam destaque na semana passada, quando a especificação 1.15 do ACE foi divulgada publicamente. O documento é bastante técnico, afinal, serve para instruir desenvolvedores sobre o novo padrão. Mas tentarei explicar o essencial aqui.
Pois bem, leve em conta que o processamento de tarefas de IA envolve diversos tipos de operações matemáticas, sendo que grande parte consiste em multiplicação de matrizes. Lembre-se de que, na matemática, uma matriz é uma estrutura bidimensional, pois organiza os valores em linhas e colunas.
O problema é que, originalmente, os processadores x86 foram projetados para lidar com operações escalares (um valor por vez). As instruções AVX (Advanced Vector Extensions) melhoraram esse cenário por permitirem que os chips façam processamento vetorial, lidando com uma sequência de dados em vez de processar um valor por vez.
É um avanço. Apesar disso, ainda é como se essa fosse uma abordagem unidimensional, pois ela trata os dados como vetores, exigindo que várias operações sejam realizadas para processar matrizes completas.
Intel e AMD unem forças para IA em chips x86 (imagem: divulgação/Intel)
É aí que o ACE entra em cena. Estamos falando de uma proposta que combina os registradores para instruções AVX10 existentes em chips x86 atuais com um conjunto de oito registradores de bloco bidimensional, sendo que cada um destes pode armazenar uma matriz 16×16 com valores de 32 bits.
Com o padrão AVX10, o chip precisa realizar múltiplas operações para lidar com matrizes. Com os registradores adicionais, os dados de todas as linhas e colunas da matriz podem ser cruzados de uma só vez. Com isso, o chip com ACE consegue ser até 16 vezes mais eficiente na realização de operações com matrizes. É isso que deve favorecer aplicações baseadas em IA.
Isso não quer dizer que CPUs x86 serão tão ou mais eficientes que GPUs ou até que NPUs na execução de tarefas direcionadas à inteligência artificial. Mas é de se esperar mais desempenho com esse tipo de atividade, de modo que o processador possa lidar sozinho com determinadas aplicações de IA.
Tanto a Intel quanto a AMD dão a entender que pretendem introduzir o novo padrão em processadores a serem lançados a partir de 2028.
Neste ponto, vale ressaltar que o ACE consiste em uma nova estrutura de hardware, portanto, nenhuma atualização de software ou firmware o tornará compatível com chips que já estão no mercado.
AI acceleratorAMDGPUIntelInteligência Artificial (IA)
O melhor da tecnologia está no nosso canal no WhatsApp
